一、芯片測(cè)試插座摘要

半導(dǎo)體芯片測(cè)試插座，是對(duì)相應(yīng)傳統(tǒng)產(chǎn)品進(jìn) 行的一種改進(jìn)。本設(shè)計(jì)包括芯片測(cè)試探針（1）， 芯片測(cè)試插座主體（2），測(cè)試探針保持板（3）和芯片導(dǎo)向板（4），不同于現(xiàn)有技術(shù)的是：芯片測(cè)試插座主體（2）由原裝于芯片導(dǎo)向板（4）上的加強(qiáng)板 （5）與基體（6）組裝成一整體，從而增強(qiáng)了主體（2）的強(qiáng)度，減少了主體（2）的變形，使芯片的焊接球不易與主體（2）接觸，降低了芯片的焊接球的磨損 程度，提高了半導(dǎo)體芯片測(cè)試的合格率。

二、半導(dǎo)體芯片測(cè)試插座背景技術(shù)

在本設(shè)計(jì)之前，現(xiàn)有技術(shù)中的半導(dǎo)體芯片測(cè)試插座，也是由芯片測(cè)試探針， 芯片測(cè)試插座基體，探針保持板，芯片導(dǎo)向板等主要部件組成，為加強(qiáng)芯片測(cè)試插座的剛性，一般在芯片導(dǎo)向板上還裝有加強(qiáng)板。然而，隨著半導(dǎo)體芯片封裝工藝 中，間距愈來愈小，從而導(dǎo)致焊接球之間的空間愈來愈小，現(xiàn)有技術(shù)中的測(cè)試插座，無法克服測(cè)試過程中插座的變形量，從而使芯片的焊接球在測(cè)試過程中極易被磨 損，導(dǎo)致產(chǎn)品合格率下降。

三、半導(dǎo)體芯片測(cè)試插座發(fā)明內(nèi)容

本設(shè)計(jì)的目的，在于對(duì)原半導(dǎo)體芯片測(cè)試插座的結(jié)構(gòu)進(jìn)行一種改進(jìn)，它不僅保持原有半導(dǎo)體芯片測(cè)試插座的優(yōu)點(diǎn)，并且克服其芯片的焊接球測(cè)試過程中產(chǎn)生變形，易被磨損的弊端，從而提高半導(dǎo)體芯片測(cè)試合格率，同時(shí)使半導(dǎo)體芯片測(cè)試插座機(jī)械強(qiáng)度獲得進(jìn)一步提高。

本設(shè)計(jì)的目的是通過以下的技術(shù)方案實(shí)現(xiàn)的。半導(dǎo)體芯片測(cè)試插座，包括探針，芯片測(cè)試插座基體，測(cè)試探針保 持板和芯片導(dǎo)向板，測(cè)試探針安裝在基體中，與測(cè)試探針保持板固定連接，基體的另一面，裝入彈簧并與芯片導(dǎo)向板連接，其芯片導(dǎo)向板上安裝有加強(qiáng)板，將芯片導(dǎo) 向板上原有的加強(qiáng)板，移裝至基體上，結(jié)合成一體，組成主體，然后在其一面安裝上探針，再與測(cè)試探針保持板連接；主體的另一面，裝入彈簧并與芯片導(dǎo)向板連 接。

由于芯片導(dǎo)向板中的加強(qiáng)板移裝至芯片測(cè)試插座主體上成為一整體，從而增強(qiáng)了主體的強(qiáng)度，大大減小了主體的變形，使芯片的焊接球不易與主體接觸，大大降低了芯片的焊接球磨損程度，防止了芯片在測(cè)試過程中被二次損傷，提高了芯片測(cè)試合格率。

四、附圖說明

附圖1 半導(dǎo)體芯片測(cè)試插座安裝示意圖。

附圖2 半導(dǎo)體芯片測(cè)試插座安裝〔側(cè)面）示意圖。

五、具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明。
如附圖1和附圖2所示，半導(dǎo)體芯片測(cè)試插座，包括測(cè)試探針1，芯片測(cè)試插座主 體2，探針保持板3和芯片導(dǎo)向板4等主要部件組成，其中芯片測(cè)試插座基體2由加強(qiáng)板5和基體6組成。首先將加強(qiáng)板5和基體6加工成一整體的主體2。將探針 1安裝在主體2中，蓋上測(cè)試探針保持板3，并用螺絲緊固，使探針1保持在主體2中掉不出來；再按常規(guī)，將彈簧裝入主體2的另一端，蓋上芯片導(dǎo)向板4，也用 螺絲鎖住，目的是防止芯片導(dǎo)向板4竄出，同時(shí)也要保持芯片導(dǎo)向板4在一定范圍內(nèi)上下活動(dòng)自如，測(cè)試結(jié)束后，能將芯片順利頂出測(cè)試位置。只要將半導(dǎo)體芯片放 在芯片導(dǎo)向板4上，向下壓半導(dǎo)體芯片，就能達(dá)到測(cè)試目的。